Hradlo OR

Z Wikipedie, otevřené encyklopedie
Skočit na navigaci Skočit na vyhledávání

Hradlo OR je integrovaný obvod s technologii TTL v řadě 7400.

Logika hradla[editovat | editovat zdroj]

Y = A+B

Vstupy/Výstupy[editovat | editovat zdroj]

Vstupy[editovat | editovat zdroj]

Vstupy: A1, A2, A3, A4, B1, B2, B3, B4

Výstupy[editovat | editovat zdroj]

Výstupy: Y1, Y2, Y3, Y4

Řada 7400[editovat | editovat zdroj]

7432: 4× dvouvstupové hradlo OR

Odkazy[editovat | editovat zdroj]

Související články[editovat | editovat zdroj]