MIPS (architektura): Porovnání verzí

Z Wikipedie, otevřené encyklopedie
Smazaný obsah Přidaný obsah
G3robot (diskuse | příspěvky)
m oprava "Stanfordova univerzita", kosmetické změny za použití AWB
m typografie a stylistika a noticky o neplatných odkazech + zmínka o použití architektury v tabletech
Řádek 2: Řádek 2:


== Charakteristika ==
== Charakteristika ==
* Architektura MIPS odvozuje svůj název od použití takzvané non-interlocked [[pipeline]]. Myšlenka pipeline je založena na skutečnosti, že jedna instrukce nemusí nutně využívat všech prostředků procesoru. Procesor může tedy zpracovávat více instrukcí současně, avšak pouze za podmínky, že tyto instrukce nepoužívají stejné prostředky procesoru. Pokud splnění této podmínky při řazení instrukcí do pipeline zajišťuje přímo procesor, jedná se o tzv. interlocked pipeline. Pokud splnění této podmínky musí hlídat programátor nebo překladač, jedná se o non-interlocked pipeline. Z tohoto důvodu je efektivní programování procesorů s non-interlocked pipeline obtížnější, zejména ve spojení se složitějšími instrukcemi a delšími pipeline.
* Architektura MIPS odvozuje svůj název od použití takzvané non-interlocked [[pipeline]]. Myšlenka pipeline je založena na skutečnosti, že jedna instrukce nemusí nutně využívat všech prostředků procesoru. Procesor může tedy zpracovávat více instrukcí současně, avšak pouze za podmínky, že tyto instrukce nepoužívají stejné prostředky procesoru. Pokud splnění této podmínky při řazení instrukcí do pipeline zajišťuje přímo procesor, jedná se o tzv. interlocked pipeline. Pokud splnění této podmínky musí hlídat programátor nebo překladač, jedná se o non-interlocked pipeline. Z tohoto důvodu je efektivní programování procesorů s non-interlocked pipeline obtížnější, zejména ve spojení se složitějšími instrukcemi a delšími pipeline.
* Architektura MIPS dále spadá do kategorie tzv. [[RISC]] procesorů.
* Architektura MIPS dále spadá do kategorie tzv. [[RISC]] procesorů.
* Architektura MIPS patří mezi tzv. [[load/store]] architektury. Běžné instrukce nemohou používat operandy z paměti, pouze z registrů procesoru. Pro účely přenosu dat mezi pamětí a registry slouží speciální instrukce „load“ a „store“.
* Architektura MIPS patří mezi tzv. [[load/store]] architektury. Běžné instrukce nemohou používat operandy z paměti, pouze z registrů procesoru. Pro účely přenosu dat mezi pamětí a registry slouží speciální instrukce „load“ a „store“.
Řádek 20: Řádek 20:
* MIPS V
* MIPS V
* MIPS32 – současná architektura 32 bitových MIPS procesorů
* MIPS32 – současná architektura 32 bitových MIPS procesorů
* MIPS64 - současná architektura 64 bitových MIPS procesorů
* MIPS64 současná architektura 64 bitových MIPS procesorů


== Použití ==
== Použití ==
Procesory MIPS se rozšířily zejména díky jejich využití v počítačích společnosti SGI (například SGI [[Indigo]]), proslulými svým výkonem při práci s trojrozměrnými scénami a jejich vykreslováním. V roce 2006 SGI ustoupila od použití procesorů MIPS a započala přechod na procesory Intel. To způsobilo částečný úpadek rozšíření MIPS procesorů. MIPS procesory se však také uplatnily například ve velmi rozšířených konzolích Nintendo 64, PlayStation 2, PlayStation Portable, a dalších zařízeních jako například set-top boxech, mobilech, tiskárnách a podobně.
Procesory MIPS se rozšířily zejména díky jejich využití v počítačích společnosti SGI (například SGI [[Indigo]]), proslulými svým výkonem při práci s trojrozměrnými scénami a jejich vykreslováním. V roce 2006 SGI ustoupila od použití procesorů MIPS a započala přechod na procesory Intel. To způsobilo částečný úpadek rozšíření MIPS procesorů. MIPS procesory se však také uplatnily například ve velmi rozšířených konzolích Nintendo 64, PlayStation 2, PlayStation Portable a dalších zařízeních jako například set-top boxech, tabletech, mobilních telefonech, tiskárnách a podobně.


== Odkazy ==
== Odkazy ==
* [http://www.mips.com/products/architectures/mips32/ Stránky společnosti MIPS technologies o současné architektuře MIPS32]
* [http://www.mips.com/products/architectures/mips32/ Stránky společnosti MIPS technologies o současné architektuře MIPS32] – neplatný odkaz !
* [http://www.mips.com/products/architectures/mips64/ Stránky společnosti MIPS technologies o současné architektuře MIPS64]
* [http://www.mips.com/products/architectures/mips64/ Stránky společnosti MIPS technologies o současné architektuře MIPS64] – neplatný odkaz !
* [http://pages.cs.wisc.edu/~smoler/x86text/lect.notes/MIPS.html Ukázky a informace o programování procesoru R2000 založeném na architektuře MIPS I]
* [http://pages.cs.wisc.edu/~smoler/x86text/lect.notes/MIPS.html Ukázky a informace o programování procesoru R2000 založeném na architektuře MIPS I]
* [http://www.websters-online-dictionary.org/Mi/Microprocessor_without_Interlocked_Pipeline_Stages.html Slovníková definice pojmu MIPS]
* [http://www.websters-online-dictionary.org/Mi/Microprocessor_without_Interlocked_Pipeline_Stages.html Slovníková definice pojmu MIPS]

Verze z 29. 12. 2014, 07:51

MIPS je zkratka z anglického Microprocessor without Interlocked Pipeline Stages, česky volně přeloženo jako procesor bez automaticky organizované pipeline. Jedná se o architekturu procesorů, jejíž počátky pocházejí ze Stanfordovy univerzity.

Charakteristika

  • Architektura MIPS odvozuje svůj název od použití takzvané non-interlocked pipeline. Myšlenka pipeline je založena na skutečnosti, že jedna instrukce nemusí nutně využívat všech prostředků procesoru. Procesor může tedy zpracovávat více instrukcí současně, avšak pouze za podmínky, že tyto instrukce nepoužívají stejné prostředky procesoru. Pokud splnění této podmínky při řazení instrukcí do pipeline zajišťuje přímo procesor, jedná se o tzv. interlocked pipeline. Pokud splnění této podmínky musí hlídat programátor nebo překladač, jedná se o non-interlocked pipeline. Z tohoto důvodu je efektivní programování procesorů s non-interlocked pipeline obtížnější, zejména ve spojení se složitějšími instrukcemi a delšími pipeline.
  • Architektura MIPS dále spadá do kategorie tzv. RISC procesorů.
  • Architektura MIPS patří mezi tzv. load/store architektury. Běžné instrukce nemohou používat operandy z paměti, pouze z registrů procesoru. Pro účely přenosu dat mezi pamětí a registry slouží speciální instrukce „load“ a „store“.

Některé další rysy MIPS procesorů

  • Obsahují 32 registrů (podle verze procesoru 32 bitových nebo 64 bitových)
  • 2 registry určené pro násobení a dělení jsou „interlocked“
  • Aritmetické a logické instrukce mají 3 operandy (na rozdíl od dvou jak je tomu u procesorů Intel)
  • Registr 0 vždy obsahuje hodnotu 0
  • Každá instrukce má délku 32 bitů

Verze architektury MIPS

  • MIPS I – první architektura MIPS procesorů
  • MIPS II
  • MIPS III
  • MIPS IV
  • MIPS V
  • MIPS32 – současná architektura 32 bitových MIPS procesorů
  • MIPS64 – současná architektura 64 bitových MIPS procesorů

Použití

Procesory MIPS se rozšířily zejména díky jejich využití v počítačích společnosti SGI (například SGI Indigo), proslulými svým výkonem při práci s trojrozměrnými scénami a jejich vykreslováním. V roce 2006 SGI ustoupila od použití procesorů MIPS a započala přechod na procesory Intel. To způsobilo částečný úpadek rozšíření MIPS procesorů. MIPS procesory se však také uplatnily například ve velmi rozšířených konzolích Nintendo 64, PlayStation 2, PlayStation Portable a dalších zařízeních jako například set-top boxech, tabletech, mobilních telefonech, tiskárnách a podobně.

Odkazy