VHDL

Z Wikipedie, otevřené encyklopedie
Skočit na: Navigace, Hledání

VHDL je programovací jazyk sloužící pro popis hardware. Používá se pro návrh a simulaci digitálních integrovaných obvodů, například programovatelných hradlových polí (CPLD, FPGA, …), nebo různých zákaznických obvodů (ASIC).

VHDL je standardem IEEE od r. 1987, byl revidován v roce 1997 a je použitelný i pro návrh analogových obvodů. Jedná se o typovaný programovací jazyk. VHDL má prostředky pro popis paralelismu, konektivity a explicitní vyjádření času. Jazyk VHDL se používá jak pro simulaci obvodů, tak i pro popis integrovaných obvodů, které se mají vyrábět.

Zkratka VHDL znamená VHSIC Hardware Description Language (česky jazyk pro popis hardware), kde VHSIC je zkratka z Very-High-Speed Integrated Circuit (česky velmi rychlé integrované obvody).

Základní konstrukce[editovat | editovat zdroj]

Jazyk VHDL popisuje číslicová zařízení a jednotlivé jejich části pomocí komponent:

  • entita - definuje rozhraní komponenty (pouze vstupy a výstupy, ne funkci)
  • architektura - určuje funkci a chování (má dvě části - deklarační a příkazovou)

Pro jednu entitu může existovat více architektur (implementací).

Módy portů[editovat | editovat zdroj]

  • IN - data lze z portu pouze číst
  • OUT - data vycházejí z portu
  • BUFFER - výstup se zpětnou vazbou
  • INOUT - obousměrný tok
  • LINKAGE - neznámý směr datového toku (obousměrný)

Styly popisu architektury[editovat | editovat zdroj]

  • strukturální popis
    • popis na vysoké úrovni
    • použití hlavně pro simulaci
  • behaviorální popis
    • vhodné pro syntézu
    • návrhář si řídí architekturu svého návrhu
  • dataflow popis
    • vkládání komponent do netlistu
    • omezení možností syntézy
    • detailní časové simulace

Příklad kódu[editovat | editovat zdroj]

-- (tohle je komentář)
 
-- import std_logic z knihovny IEEE
library IEEE;
use IEEE.std_logic_1164.all;
 
-- definice entity...
entity my_and is
  port (IN1, IN2 : in std_logic; OUT1: out std_logic);
end entity;
 
-- ...a architektury
architecture example of my_and is
begin
  OUT1 <= IN1 and IN2;
end example;

Související články[editovat | editovat zdroj]

Literatura[editovat | editovat zdroj]

Externí odkazy[editovat | editovat zdroj]