Nehalem

Z Wikipedie, otevřené encyklopedie

(Přesměrováno z Core i7)
Skočit na: Navigace, Hledání
Blokové schema architektury (anglicky)

Nehalem je kódové označení pro mikroarchiterkturu procesorů, kterou vyvíjí Intel. Procesory postavené na architektuře Nehalem budou vydány ve čtvrtém čtvrtletí tohoto roku (2008) v high-end verzích, běžné verze až ve třetím čtvrtletí roku následujícího. Nehalem je plánovaný nástupce současné mikroarchitektury Core.

Nehalem používá 45nm výrobní proces z předchozí generace a uplatňuje jej pro novou architekturu. Pracovní systém se dvěma procesory Nehalem byl uveden na Intel Developer Fóru na podzim 2007.

Procesoru je pojmenován po řece Nehalem v severozápadním Oregonu, která je zase pojmenován po pokolení rodilých Američanů v Oregonu. Kódové jméno bylo zobrazeno na konci několika vývojových map společnosti už v roce 2000. V té době to měl být poslední vývoj architektury NetBurst. Vzhledem k tomu, že architektura NetBurst byla opuštěna, kódové jméno bylo použito znovu pro úplně jiný projekt.

[editovat] Technologie

Podle současného popisu architektury (na jarním IDF 2008) se bude jednat o nejvýznamnější změny x86 architektury od doby vydání Pentia Pro v roce 1995. Nehalem je vysoce škálovatelný s různými komponenty pro různé úkoly. Různé zdroje uvedly, že Nehalem bude mít následující specifikaci:

  • Dvou, čtyř a osmi jádrové varianty
  • Integrovaný paměťový řadič podporující DDR3 SDRAM a 1 až 6 paměťových kanálů
  • 45nm výrobní proces
  • Low-end varianty budou mít integrovaný grafický procesor (IGP) umístěný mimo čip, ale ve stejném pouzdře
  • Používá nové point-to-point propojení procesorů nazývané Intel QuickPath Interconnect, které nahradí zastaralou Front Side Bus
  • Hyper-threading, který nebyl přítomen na běžných procesorech od Intelu od roku 2006
  • Nativní (monolitické, tj. všechna procesorová jádra na jediném čipu) čtyř a osmi jádrové procesory
  • 731 milionů tranzistorů u čtyřjádrové varianty
  • 32 KB L1 instrukční a 32 KB L1 datová cache na jedno jádro
  • 256 KB L2 cache na jádro
  • 8 MB L3 cache sdílené mezi všemi jádry
  • O 33 % efektivnější v mikro-ops operacích než Core
  • 2. úroveň řady prediktoru a 2. úroveň Translation Lookaside Buffer
  • Modulární bloky komponent, jako jsou jádra, mohou být přidány nebo odstraněny pro různé segmenty trhu

[editovat] Externí odkazy

V tomto článku je použit překlad textu z článku Nehalem (microarchitecture) na anglické Wikipedii.